有效的實現(xiàn)低閾值小電壓mos管
發(fā)布日期:2023-03-02
點擊次數(shù):55
針對現(xiàn)有技術(shù)中的不足提出一種有效的實現(xiàn)低閾值電壓MOS 器件的方法，其通過改變原有器件的層次和結(jié)構(gòu)，可在不增加制版和光刻的前提下實現(xiàn)低 閾值電壓Vt MOS管的制作。為
實現(xiàn)發(fā)明目的，本發(fā)明采用了如下技術(shù)方案一種有效的實現(xiàn)低閾值電壓MOS器件的方法，其特征在于，該方法為在形成MOS 器件的過程中，修改MOS管版圖結(jié)構(gòu)，令MOS器件只使用N阱
或P阱的注入作為溝道的摻雜， 降低溝道濃度，實現(xiàn)MOS管閾值電壓Vt的降低。進(jìn)一步地講，該方法具體為對于NMOS或PMOS器件，在需要低閾值電壓Vt器件處，去除MOS管中g(shù)ate區(qū)域
的 Nplus或Pplus，P注入和N+的注入或N注入和P+的注入均只在器件源極與漏極進(jìn)行，溝 道區(qū)域只有P-或N-的注入。與現(xiàn)有技術(shù)相比，本發(fā)明具有下列優(yōu)點該實現(xiàn)低閾值電壓MOS器
件的方法操作 簡單，容易實現(xiàn)，可降低低閾值電壓MOS器件的制造成本，并縮短生產(chǎn)周期。現(xiàn)有技術(shù)中NMOS的結(jié)構(gòu)示意圖；為現(xiàn)有技術(shù)NMOS剖面結(jié)構(gòu)示意圖；發(fā)明一較佳實施例中低
閾值電壓MOS器件的結(jié)構(gòu)示意圖。
具體實施例方式
在典型的CMOS工藝中，NMOS的結(jié)構(gòu)，在該器件中，主要的注入有3 種p-注入，P型注入以及N+注入；P-注入用以形成P阱，同時也是MOS管B端。它使用版圖中的Pwell層制版。P-決定
了器件襯底的電荷濃度，亦是溝道濃度。P型注入用以調(diào)節(jié)溝道電荷濃度，作調(diào)節(jié)器件閾值電壓Vt用。使用版圖中的Nplus 版。該層增大了溝道的電荷濃度，使溝道形成反型更難，
上調(diào)了閾值電壓vt。N+注入用以形成MOS器件源漏。也使用版圖中的Nplus版。由于此次注入在多晶 硅柵之后，被硅柵所阻擋，溝道區(qū)域沒有注入，因此它與器件的閾值電壓Vt無
關(guān)。由上所知，在形成上述器件的過程中，Nplus版使用了 2次，一次作為調(diào)節(jié)溝道離 子濃度的注入，一次作為形成器件源極與漏極的注入。本發(fā)明通過改變了該器件的結(jié)構(gòu)，在改
變溝道濃度的同時，保持了原有器件源端 和漏端的離子濃度，實現(xiàn)了低閾值電壓的器件，，即在需要低閾值電壓Vt器件的地方，去除了 MOS管中g(shù)ate區(qū)域的Nplus。P注入和 N+的注
入都只在器件源漏進(jìn)行，溝道區(qū)域只有P-的注入，閾值電壓Vt只由P-注入的電荷 濃度決定，自然就減小了。而源極漏極區(qū)域仍和原有器件一樣，沒有影響。對于PMOS器件同樣只要
除去相應(yīng)的Pplus即可實現(xiàn)Vt的降低。本發(fā)明可運用于所有需要低閾值電壓Vt MOS器件電路中。比如，若某電路中需一 電容，加在其兩端電壓在0. 7V，如使用典型工藝低閾值電壓
Vt為0. 7V左右的MOS管作為電 容，則該MOS工作在耗盡區(qū)或弱反型區(qū)域，電容量將急劇減小，可能影響電路正常工作。在 此只需使用由本發(fā)明所實現(xiàn)的低閾值電壓VtMOS管，使該器
件在0. 7V時處在反型狀態(tài)，即 可保持MOS管有足夠的電容量。以上僅是本發(fā)明的具體應(yīng)用范例，對本發(fā)明的保護(hù)范圍不構(gòu)成任何限制。凡采用 等同變換或者等效替換而形成的技術(shù)
方案，均落在本發(fā)明權(quán)利保護(hù)范圍之。
在線交談
13590492349
房先生
